Pierre

Ingénieur Junior

SAFRAN – Section Aéronautique (Montluçon)
Janvier – Mai 2019


Contexte :

Mission d’Expertise technique sur les armoires de test de tête chercheuse AASM de missile

Réalisations :

• Retrofit et Intégration d’Armoire de Test guidage missile

o Inventaire technique

o Vérification de conformité aux normes

o Tests matériels (électrique), tests logiciels

o Rédaction de Procès-verbaux et de Rapports de test

Environnement technique :

Matériel et outillage d’électricien, Logiciels propres aux tests guidage missile

Stagiaire en conception/test FPGA

Thales SIX GTS, Cholet (49)
Mai – Septembre 2018 (5 mois)

Contexte :
ÉLABORATION ET MISE EN OEUVRE DE MÉTHODOLOGIES AVANCÉES DE VÉRIFICATION DE DESIGN FPGA

Réalisations :
• Dresser l’état de l’art sur des moyens de tests FPGA actuels (en simulation, sur cible).

o Etude d'un protocole de test FPGA avec une chaîne intégration/Validation
o Etude d'un nouveau logiciel de test FPGA

• Prendre en main les outils utilisés dans le cadre de l’automatisation des vérifications : IVV manager, Jenkins, Python…

o Simulations de blocs numérique sur l’ATDM
o Edition de fiches de test sous IVV Management
o Edition de script de test en Python

• Maximiser les convergences simulation/test sur cible

o Test de blocs numériques
o Test d’interfaces

• Faciliter l’automatisation des séquences de tests (notamment en Validation de Non-Régression)

o Tests de Robustesse
o Tests Fonctionnels

• Faire évoluer les moyens/outils pour répondre aux besoins de(s) méthodologie(s) définie(s) précédemment

o Intégration d'un nouveau logiciel dans la chaîne de test FPGA

• Initiation à la conception FPGA

o Analyse d’un FPGA Xilinx Artix 7 sur une carte Xilinx VC701
o Découverte de Vivado
o Etude de Microblaze
o Génération de Bitstream
o Analyse de fichiers Verilog

Environnement technique :
Logiciels : Vivado, Modelsim, Jenkins, IVV Management, GIT
Méthodes : Python, VHDL, Verilog